周立功2009FPGA笔试题

zhhc

9.14号在长沙考的，之前有个网友问过我，但最近也比较忙没好好整理。

现在理一下，希望给其他人做参考。

主要是数电和FPGA两块。

１.卡诺图的化简，写出逻辑表达式；

２.给出一个数字逻辑电路，描述实现什么功能，你是如何推测的。（就是一个四输入的优先编码器了）

３.用Ｖerilog或VHDL设计一个带有同步置位和清零功能的D触发器。

4_CPLD和FPGA在内部结构上有何区别。

5.用晶体管和电阻设计一个二输入的与非门。

6.解释Setup Time和 Hold Time，画图说明。

7.什么是亚稳态，有何解决办法。

8.画出一个状态机（自动售邮票，一次投币1元或5角，邮票2元）。

 

大概就这么多题了。

 

总体来说比较简单，因为考的都是基础知识。但是很遗憾，我没有好好准备，原本FPGA学的就是皮毛，久不动就忘光了。考场上做题时都想掐死自己——这么简单的题老是有卡壳的地方。。。:81)

所以要是看重一家公司，就好好准备吧，机会错过了实在可惜！！！